264.IO端口定义&编址方式&地址分配&译码

  • 时间:
  • 浏览:0

1.1 I/O端口

端口(Port)是接口电路中能被CPU直接访问的寄存器(端口是寄存器,寄存器是存储器,容量小时延快)。CPU通过哪些地址即端口向接口电路中的寄存器发送命令,读取情况报告和传送数据,两种 ,有六个接口可不会须有几次端口,如情况报告口、数据口和命令口,分别对应于情况报告寄存器、数据寄存器和命令寄存器。



● 情况报告端口

情况报告端口(State Port)主要用来指示内部设备的当前情况报告。帕累托图情况报告用有六个二进制位表示,每个内部设备可不会须有几次情况报告位,它们可被CPU读取,以测试或检查内部设备的情况报告,决定守护任务管理器的流程。一般接口电路中常见的情况报告位有准备就绪位(Ready)、内部设备忙位(Busy)、错误位(Error)等。

● 数据端口

数据端口(Data Port)用以存放内部设备送往CPU的数据以及CPU输出到内部设备去的数据。哪些数据是主机和内部设备之间交换的最基本信息,长度一般为1-4字节。数据端口主要起数据缓冲作用。

● 命令端口

命令端口(Command Port)也称控制端口(Control Port),用来存放CPU向接口发出的各种命令和控制字,以便控制接口或设备的动作。接口功能不同,接口芯片的特征也就不同,控制字的格式和内容自然各不相同。一般可编程接口芯片往往具有工作最好的方式命令字、操作命令字等。

1.2  I/O操作

通常所说的I/O操作是指对I/0端口的操作,而都有对I/O设备的操作,即CPU所访问的是与I/O设备相关的端口,而都有I/O设备两种。而I/O操作也要是CPU对端口寄存器的读写操作。CPU对数据端口进行一次读或写操作也要是与该接口连接的内部设备进行一次数据传送;CPU对情况报告端口进行一次读操作,就可不会须获得内部设备或接口自身的情况报告代码;CPU把若干位控制代码写入控制端口,则愿因分析对该接口或内部设备发出有六个控制命令,要求该接口或内部设备按规定的要求工作。

I/O端口的编址最好的方式主要有两种:内存与I/O端口统一编址和I/O端口单独编址。

(1)统一编址

  统一编址是处在整个存储空间中划分出一帕累托图地址空间给外设端口使用,即把每有六个I/O端口看作有六个存储单元,与存储单元一样编址,访问存储器的所有指令均可用来访问I/O端口,不会设置专门的I/O指令,要是称为存储器映射I/O编址最好的方式,地址空间分布情况报告如图1-9所示 。 摩托罗拉公司的MC65000及68HC05等除理器就采用了你两种 最好的方式访问I/O设备。

  你两种 最好的方式的优点:

  • 在于I/O端口的地址空间较大
  • 对端口进行操作的指令功能较强
  • 使用时灵活方便

  你两种 最好的方式的缺点是

  • 端口占用了存储器的地址空间,
  • 使存储器容量减小,
  • 另外指令长度比专门I/O指令要长,因而执行时延较慢。

(2)独立编址

独立编址是指对系统中的I/O端口单独编址,与内存单元的地址空间相互分开,每个人独立,采用专门的I/O指令来访问具有独立空间的I/O端口,地址空间分布情况报告如图1-10所示 。50086/50088系统中就采用你两种 编址最好的方式。

优点:

  • 不占用内存单元的有效地址空间,
  • 地址译码器较简单,
  • 端口操作指令长度较短,
  • 执行时延较快。

以上这两种I/O编址最好的方式各有利弊,不例如型的CPU可根据内部设备特点采用不同的编制最好的方式。

项目名:

设计有六个有6组I/O端口地址的译码电路

项目要求与目的:

(1)项目要求:通过项目了解74LS138译码器进行地址译码的最好的方式和工作原理。

(2)项目目的:●了解74LS138译码器的真值表。●了解用译码器设计I/O端口地址的最好的方式。

项目说明:

74LS138译码器有8个输出,本项目只用其中6个。而地址线的高5位A5~A9经过74LS138译码器,分别产生DMA控制器8237A、中断控制器8259A、定时/计数器8254、并行接口8255A等接口芯片的片选信号,而地址线的低5位A0~A4作为接口芯片内部寄存器的访问地址。由74LS138译码器真值表可知,当地址为000~01XH时,使输出为低,选中8237A,可能性低位地址线A0~A3已接8237A,故8237A的端口地址为000H~01FH。两种 端口与此同理,如8259A的片选地址是02X~03XH,端口地址为020~03FH。

 项目电路图:

有六个有6组I/O端口地址的译码电路如图1-9所示。电路由地址总线、控制总线、74LS138译码器和门电路等组成。

3.1 地址分配

I/O端口地址分配

不例如型的微机系统采用不同的I/O地址编排最好的方式,I/O地址空间的划分也各不相同。对500x86而言,采用独立编排最好的方式,I/O端口地址的16位,最大寻址范围为64K个地址。两种 ,在IBM-PC机及其兼容机的设计中,主板上只用了10位I/O端口地址线,两种 支持的I/O端口数位102有六个,地址空间为0000H~03FFH,两种 把前51有六个端口分配给了主板,后51有六个端口分配给了扩展槽上的常规外设。要是 在PC/AT系统中,作了两种 调整,其中前256个端口(000~0FFH)供系统板上的I/O接口芯片使用,如表1-2所示。后768(5000~3FFH)供扩展槽上的I/O接口控制卡使用,如表1-2所示。按照I/O设备的配置情况报告,I/O接口的硬件分为如下两类。

(1) 系统板上的I/O接口

系统板上的I/O接口也称为板内接口,寻址到的都有可编程大规模集成电路,完成相应的板内接口操作。如定时/计数器、中断控制器、DMA控制器、并行接口等。随着大规模集成电路的发展,要是I/O接口芯片或控制器都可能性集成在一片或几片大规模集成电路芯片中,形成了主板芯片组,并命名为南/北桥、MCH/ICH等。表1-2所示的各种接口芯片,着我我觉得主板上必须看见,两种 仍然详细地处在于主板芯片组中(一般都有南桥中),其板内地址也保持不变。

(2)扩展卡上的I/O接口

扩展卡主要是指插接在主板插槽上的接口卡,通过系统总线与CPU系统相连。哪些扩展卡一般由若干个集成电路按一定得逻辑组成有六个部件,如软驱卡、硬驱卡、图形卡、声卡、打印卡、串行通信卡等,如表1-3所示。

3.2 译码

I/O端口地址译码

微机系统含高多个接口处在,接口内部往往含高多个端口,CPU是通过地址对不同的端口加以区分的。把CPU送出的地址转变为芯片选择和端口区分最好的方式的要是地址译码电路。每当CPU执行输入输出指令时,就进入I/O端口读写周期,此时首先是端口地址有效,两种 是I/O读写控制信号TOR或有效,另有六个就可不会须很好的把端口地址译码产生的译码信号同或结合起来,同时控制对I/O端口读可能性写。接口地址译码最好的方式要是,下面主要介绍两种。

(1)用门电路进行I/O端口地址译码

门电路译码要是采用与门、有无门、反相器及或非门等简单逻辑门器件,如74LS20、74LS500、74LS32、74LS08、74LS04等,构成译码电路。这是两种最基本的I/O端口地址译码最好的方式,下面通过举例来说明设计最好的方式。

【例1-5】 使用74LS20/500/32和74LS04设计I/O端口地址为2F8H的只读译码电路。

分析:若要产生2F8H端口地址,则译码电路的输入地址就应具有如表1-4所示的值。

设计:按照表1-4中地址表的值,采用门电路就可不会须设计出译码电路,如图1-10(a)所示。

图1-10(a)中AEN信号必须参加译码,可能性AEN为高电平时,I/O处在DMA最好的方式,或信号由DMA控制器发出;AEN为低电平时,I/O处在正常最好的方式,或信号由CPU发出。可能性该接口电路中I/O处在正常最好的方式,AEN必须为低电平,故用AEN信号参加译码来区分这两种最好的方式。

同理可设计出能执行读/写操作的2E2H端口地址的译码电路,如图1-10(b)所示。

(2)译码器进行I/O端口地址译码

若接口电路中必须使用多个端口地址,则可采用译码器来进行译码。译码器的型号有要是,常用的译码器有3-8译码器74LS138;4-16译码器74LS154;双2-4译码器74LS139、74LS155等。下面通过举例来说明设计最好的方式。

【例1-6】 使用74LS138设计有六个系统板是上接口芯片的I/O端口地址译码电路,两种 让每个接口芯片内部的端口数目为3有六个。

分析:可能性系统板上的I/O端口地址分配在000~0FFH范围内,故只使用低8位地址线,这愿因分析A9和A8两位应赋0值。为了让每个被选中的芯片内部拥有3有六个端口,若果留出5根低地址线不参加译码,其余的高位地址线作为74LS138的输入线,参加译码,或作为74LS138的控制线与AEN同时,控制74LS138的译码是有无有效。由上述分析,可不会须得到译码电路输入地址线的值,如表1-5所示。

 

对于译码器74LS138的分析有两点:一是它的控制信号线G1、和。必须当满足控制信号线G1为高电平, ==0时,74LS138并能进行译码。二是译码的逻辑关系,即输入(C,B,A)与输入(Y0~Y7)的对应关系。74LS138输入/输出的逻辑关系,如表1-6所示。

 

从表1-6可知,若满足控制条件,即G1为高电平, ==0,则由输入端C、B、A的编码来决定输出:CBA=000,则为低电平,两种 输出端为高电平;CBA=001,为低电平,两种 输出端为高电平;…;CBA=111,为低电平,两种 输出端为高电平。由此可分别产生8个译码输出信号(低电平)。若控制条件不满足,则输出全“1”,不产生译码输出信号,即译码无效。